Die neue Methode ermöglicht die halbautomatische Generierung von hardwarebeschleunigten Graphenaufbaurchitekturen für lokal begrenzte Graphen auf der Grundlage formal beschriebener Detektordefinitionen. Graphen sind mathematische Strukturen, die die Beziehungen zwischen Objekten oder Entitäten darstellen. Graph Neural Networks (GNNs) sind eine Art von maschinellen Lernmodellen, die aus Graphdaten lernen und verschiedene Aufgaben erfüllen können. Eine dieser möglichen Aufgaben ist die Spurrekonstruktion, d. h. die Rekonstruktion der Flugbahnen von Teilchen, die bei Kollisionen in Teilchenbeschleunigern entstehen.
Die Erstellung von Graphen in Echtzeit für die Spurrekonstruktion ist eine Herausforderung, insbesondere in Umgebungen mit sehr hohem Hintergrund, in denen mehrere tausend Detektortreffer vorliegen. Der herkömmliche Ansatz, Graphen mithilfe von 'k-Nearest-Neighbour-Algorithmen' zu erstellen, ist rechenaufwändig und nutzt die geometrischen Rahmenbedingungen des Detektors nicht aus.
Die Forscher*innen des KIT haben einen neuen Ansatz entwickelt, bei dem FPGAs zur Erstellung von Graphen in Echtzeit verwendet werden. FPGAs sind Bausteine, die nach der Herstellung für die Ausführung bestimmter Funktionen programmiert werden können. Sie bieten eine sehr hohe Leistung, parallele Verarbeitung und die Möglichkeit, eigene Logik zu entwerfen.
Die Forscher*innen haben eine Entwurfsmethodik entwickelt, die die halbautomatische Generierung von FPGA-basierten Graphenaufbauarchitekturen für lokal begrenzte Graphen ermöglicht. Diese Graphen enthalten nur Kanten zwischen Knoten, die bestimmte geometrische Kriterien auf der Grundlage des Detektorlayouts erfüllen. Die Forscher haben auch ein Ähnlichkeitsmaß definiert, um ihren Ansatz mit dem 'k-nearest neighbour' Ansatz zu vergleichen.
Um die Machbarkeit ihrer Methode für Anwendungen in der Teilchenphysik zu demonstrieren, haben die Forscher*innen eine Fallstudie für eine Echtzeit-Graphenaufbauarchitektur für die zentrale Driftkammer von Belle II mit FPGAs implementiert. Das Belle II Experiment ist eines der größten Teilchenphysikexperimente der Welt und befindet sich am SuperKEKB-Beschleuniger in Japan. Ziel des Experiments ist es, seltene Zerfälle von B-Mesonen und anderen Teilchen zu untersuchen, um nach neuer Physik jenseits des Standardmodells zu suchen.
Das KIT-Team hat gezeigt, dass ihre FPGA-basierte Lösung die Hardware- und Softwareanforderungen des Belle-II-Triggers erfüllt. Der Trigger ist ein System, das aus der riesigen Datenmenge, die bei den Kollisionen entsteht, interessante Ereignisse in Echtzeit auswählt. Die Forscher*innen haben auch gezeigt, dass ihre Architektur eine konstante Zeitkomplexität auf Kosten einer linearen Raumkomplexität erreicht, was bedeutet, dass sie eine beliebige Anzahl von Detektortreffern verarbeiten kann, ohne langsamer zu werden, aber mehr Hardwareessourcen auf dem FPGA erfordert, wenn die Anzahl der Treffer steigt.
Indem sie eine hardwarebeschleunigte Vorverarbeitung von Graphen ermöglichen, haben die Forscher*innen den Weg für den Einsatz neuartiger GNNs in First-Level-Triggern von Teilchenphysikexperimenten geebnet. Dies könnte zu einer verbesserten Leistung und Effizienz bei der Spurrekonstruktion und anderen maschinellen Lernaufgaben führen.
Dieses Projekt ist ein interdisziplinäres Forschungsprojekt am KIT, das die Elektrotechnik (Institut für Technik der Informationsverarbeitung, ITIV) und die experimentelle Teilchenphysik (Institut für Experimentelle Teilchenphysik, ETP) zusammenführt.
Ansprechpartner: Prof. Dr. Torben Ferber (torben.ferber(at)kit.edu)
